1750246

Intel Xeon E3 v3 mit Haswell-Architektur kommt Mitte 2013

11.04.2013 | 09:21 Uhr |

Intel gibt im Rahmen des Intel Developer Forums in Peking einen Ausblick auf die künftigen Xeon-Serien. Neben dem stromsparenden Xeon E3 v3 mit Haswell-Architektur wird es im dritten Quartal den Xeon E5 v2 "Ivy Bridge-EP" und im vierten Quartal den Xeon E7 v2 "Ivy Bridge-EX" geben.

Auf dem vom 10. bis 11. April stattfindenden Intel Developer Forum in Peking kündigt Intel für Mitte 2013 den Xeon E3 v3 mit der neuen Haswell-Architektur an. Aktuell gibt es mit der Xeon E3-1200 v2 Serie auf Ivy Bridge basierende CPUs. Intels Server-Prozessoren sind in die Serien Xeon E3, E5 und E7 aufgeteilt. Mit dem Xeon E3 fokussiert Intel auf Micro- und Einstiegs-Server mit einem Sockel.

Bei der aktuellen Xeon-E3-v2-Serie bietet Intel ein Modell mit nur 17 Watt TDP an. Beim Haswell-basierenden Xeon E3 v3 wird es ein Modell mit nur 13 Watt TDP geben, wie Intel jetzt ankündigte. Außerdem besitzt auch der Xeon E3 v3 wieder eine integrierte Grafik-Engine für Video-Workloads. Eine neue Generation innerhalb einer Xeon-Serie wird bei Intel durch die Versionierung angezeigt. Diese beginnt aber erst mit der zweiten Version "v2". Den Xeon E3 mit Haswell ist in der dritten Generation - nach Modellen mit Sandy Bridge und Ivy Bridge. Entsprechend erhält der Haswell-Xeon den Zusatz "v3".

Neu bei der Haswell-Architektur ist unter anderem die Befehlssatzerweiterung AVX2. Neue Instruktionen sollen die Verschlüsselung und die Performance erhöhen. Außerdem verfügt Haswell über neue Hardware-basierende Sicherheits-Features. Eine weitere Architekturneuheit von Haswell ist die TSX-Erweiterung "Transactional Synchronization Extensions". Die Technologie ist ein neuer Ansatz um die Performance von parallelen Threads beim Zugriff auf einen gemeinsamen Speicher zu beschleunigen. Normalerweise werden Locks verwendet, um den parallelen Zugriff auf einen gemeinsamen Speicher zu synchronisieren. Die Lock-basierende Synchronisation ist oft komplex und bremst die Performance. TSX nutzt eine sogenannte "atomare" und "isolierte" Ausführung von Tasks. Ein alternativer Kontrollmechanismus für die Koheränz der Daten soll Deadlocks verhindern und die parallele Programmierung laut Intel stark vereinfachen.

Intel hat jedoch noch nicht bekannt gegeben, ob der Xeon E3 v3 das TSX-Feature auch unterstützen wird.

0 Kommentare zu diesem Artikel
1750246