66916

Details zum Itanium

18.02.2000 | 13:19 Uhr |

Intel lieferte auf seiner Entwicklerkonferenz Details zum Itanium-Prozessor (vormals Merced). Der neue Itanium-Prozessorkern setzt sich aus rund 25 Millionen Transistoren zusammen. Die Größe des L2-Cache soll 2 MB, die des L3-Cache 4 MB betragen, und beide sollen mit vollem Prozessortakt arbeiten. Bis zu 64 GB (DDR) SDRAM lassen sich mit dem Itanium adressieren. Die maximal mögliche Bandbreite soll bei 4,2 GB/s liegen.

Intel lieferte auf seiner Entwicklerkonferenz Details zum Itanium-Prozessor (vormals Merced). So setzt sich der neue Itanium-Prozessorkern aus rund 25 Millionen Transistoren zusammen. Die erste 64-Bit-CPU von Intel soll zur Markteinführung Ende des Jahres zunächst mit 800 MHz getaktet werden. Die Größe des L2-Cache (siehe Glossar) soll 2 MB, die des L3-Cache 4 MB betragen und beide sollen mit vollem Prozessortakt arbeiten. Bis zu 64 GB (DDR) SDRAM lassen sich mit dem Itanium adressieren. Die maximal mögliche Bandbreite (siehe Glossar) soll bei 4,2 GB/s liegen.

Lauffähige Server- und Workstations mit Itanium-Prozessoren ließen sich auf dem Entwicklerforum auch schon bestaunen. Dabei standen bei den Geräten von Bull, Compaq, Dell, Fujitsu-Siemens, Hewlett-Packard, IBM, NEC und SGI die Portierung von 32-Bit-Anwendungen und der Multiprozessorbetrieb von bis zu 16 CPUs im Vordergrund. Neben Windows 2000 kamen auch IA-64 Linux (Trillian Project), Montery/64 (IBM, SCO), HP-UX (Hewlett-Packard) und Modesto (Novell). Serienreife Modelle sollen Ende des Jahres erhältlich sein. (PC-WELT, 18.02.2000, ms)

800-MHz-Itanium mit neuem Bus (PC-WELT Online, 9.2.2000)

Neuer Pentium IV mit 1,5 GHz (PC-WELT Online, 16.2.2000)

0 Kommentare zu diesem Artikel
66916